Family list 1 family member for: JP4186635 Derived from 1 application.

THIN FILM SEMICONDUCTOR DEVICE AND ITS MANUFACTURE **Publication info: JP4186635 A** - 1992-07-03

Data supplied from the esp@cenet database - Worldwide

# THIN FILM SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Patent number:

JP4186635

**Publication date:** 

1992-07-03

Inventor:

SATO JUNJI

Applicant:

**SEIKO EPSON CORP** 

Classification:

- international:

H01L21/20; H01L21/324; H01L21/336; H01L21/02;

(IPC1-7): H01L21/20; H01L21/324; H01L21/336;

H01L29/784


- european:

Application number: JP19900311775 19901117 Priority number(s): JP19900311775 19901117

Report a data error here

### Abstract of JP4186635

PURPOSE:To form Si thin film having a large crystal grain size and being hard to catch an impurity through a crystal grain interface by specifying the range of the total concentration of impurity concentrations of oxygen, carbon and nitrogen contained in the region for unsingle crystal semiconductors in a ch annel region. CONSTITUTION:An intrinsic a-Si thin film is laminated on a quartz substrate 100 by plasma CVD method. In this case, the total concentration of impurities contained in the thin film is about 1X10<17> molecules/cm<3>-1X10<19> molecules/cm<3>. After the a-Si thin film is patterned in the semiconductor region 101 of TFT, the thin film is made larger in grain size by such means as a solid growth method or annealing. Then, thermal oxidation is conducted so that SiO2 102 being a gate insulating film is formed on a poly-Si thin film. Subsequently, a gate electrode 103 is formed. As gate electrode material, polycrystalline silicon is used in general. Then, a layer insulating film 107 is laminated. After that, a heat treatment at about 600-1000 deg.C is conducted for the purpose of activating a dopant in a source region 104 and drain region 105 and making the layer insulating film 107 compact.



Data supplied from the esp@cenet database - Worldwide

®日本国特許庁(JP)

①特許出願公開

# ⑫公開特許公報(A)

平4-186635

®Int.Cl.⁵

識別記号

庁内整理番号

❸公開 平成 4年(1992) 7月3日

H 01 L 21/336 21/20 21/324 29/784

9171-4M 7738-4M

9056-4M H 01 L 29/78

311 Z

審査請求 未請求 請求項の数 4 (全6頁)

**9**発明の名称 薄膜半導体装置及びその製造方法

②特 願 平2-311775

②出 願 平2(1990)11月17日

⑩発明者 佐藤 淳 9

字 史 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

勿出 顧 人 セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

個代 理 人 弁理士 鈴木 喜三郎 外1名

明報

1. 発明の名称

薄膜半導体装置及びその製造方法

- 2. 特許費求の範囲
- (1) 溶膜半導体装置の主要部が非単結晶半導体より構成される薄膜半導体装置に於いて、チャネル領域の非単結晶半導体に対する該領域に含まれる酸素の不純物濃度および炭素の不純物濃度および炭素の不純物濃度の総計濃度の範囲が1×10<sup>11</sup>個/cm²であることを特徴とする薄膜半導体装置。
- (2) 非晶質半導体薄膜を形成する工程と、 該 薄膜をアニールして多結晶半導体薄膜化する工程 とを少なくとも含む薄膜半導体装置の製造方法に よって、 結晶粒径 1 μm 以上の結晶粒を含む半導 体から成る電界効果トランジスタの半導体領域を 形成したことを特徴とする薄膜半導体装置の製造 方法。
  - (3) 請求項2記載の薄膜半導体装置の製造方

法によって、 的記総計温度の範囲が 1 × 1 0 1 7個 / cm² ~ 1 × 1 0 1 8個 / cm² であるチャネル領域を 形成したことを特徴とする薄膜半導体装置の製造 方法。

- (4)請求項2記載の審膜半導体装置の製造方法によって、前記総計遺度の範囲が1×10<sup>10</sup>個/cm<sup>2</sup>~1×10<sup>20</sup>個/cm<sup>2</sup>であるチャネル領域を形成し、且つ、ドーバントの活性化アニールを二段階で行なったことを特徴とする薄膜半導体装置の製造方法。
- 3. 発明の詳細な説明
- ・[ 産業上の利用分野 ]

本発明は、薄膜半導体装置及びその製造方法に関する。

[.従来の技術]

近年、大型で高解像度のアクティブマトリクス 液晶表示パネル、高速で高解像度の密着型イメー ジセンサ、3次元IC等への実現に向けて、ガラス、石英などの絶縁性非結晶基板や、多酸化理素 (SiO、xixは1~3)などの絶縁性非結晶層上 に、 高性能な半導体素子を形成する試みがなされている。 特に、 大型の液晶表示パネルに於いては、低コストの要求を満たすために、 廉価な低酸点ガラス 基板上に等膜トランジスタ (TFT)を形成し駆動素子とすることが必須の要求になりつつある。

非晶質シリコン(以下 a - S i ) 薄膜をアニールして多結晶シリコン(以下 p o l y - S i )薄膜化することを、以下固相成長と呼ぶ。

法のためのa~Si薄膜の積層には向いていない。 [発明が解決しようとする課題]

そこで、本発明はより短い時間でαーSi猡膜をより結晶粒径の大きいpoly-Si猡膜とし、且つTFTのオフ電流特性を改善しようとするものであり、その目的とするところは、より高性能の猡膜半導体装置及びその製造方法を提供するところにある。

# [課題を解決するための手段]

(1)本発明の薄膜半導体装置は、薄膜半導体装置の主要部が非単結晶半導体より構成される薄膜半導体装置に於いて、チャネル領域の非単結晶半導体に対する該領域に含まれる酸素の不純物温度および炭素の不純物温度の総計温度の範囲が1×10<sup>11</sup>個/cm²~1×10<sup>11</sup>個/cm²~1×10<sup>11</sup>個/cm²~1×1

(2)また、本発明の薄膜半導体装置の製造方法は非品質半導体薄膜を形成する工程と、 鉄薄膜をアニールして多額品半導体薄膜化する工程とを 少なくとも含む薄膜半導体装置の製造方法によっ しまっていた。

また、 一般に固相成長に於いては、 非活性な元 素、特に酸素および炭素および窒素が不純物とし て混入すると、poly-Si痔膜となるまでに 要するアニール時間の長時間化、 得られる該需 限 の結晶粒径の微小化、キャリアの捕獲による籔薄 膜の影動度の低下及び抵抗率の増大を招くことが 知られている。 Si薄膜をLPCVD法などによ り積層する場合には、 500℃以上の比較的高温 域に於いては、酸素の不純物温度および炭素の不 純物温度および窒素の不純物温度の総計温度(以 下不純物総計譲度)は下がるものの、 既に徴小粒 住のpoly-Si薄膜になっていて固相成長は 出来ず、かと言ってa-S1得膜を得るために温 皮を下げると、 腰積層速度が大幅に減り不純物総 計 濃度が増大して固相成長には向かなくなってし まう。 即ち、 通常のLPCVD法などにより根層 したpoly-Si薄膜は、抵抗率の点では有利 なものの、 LPCVD法などはより大粒径のPo 1y-Si薄膜を得ることを目的とした固相成長

て、 結晶粒径 1 μm 以上の結晶粒を含む半導体から成る電界効果トランジスタの半導体領域を形成 したことを特徴とする。

(3)また、本発明の薄膜半導体装置の製造方法は前記2記載の薄膜半導体装置の製造方法によって、前記総計温度の範囲が1×10<sup>17</sup>個/cm³~1×10<sup>19</sup>個/cm³であるチャネル領域を形成したことを特徴とする。

(4)また、本発明の薄膜半導体装置の製造方法によって、前記総計違度の範囲が1×10<sup>19</sup>個/cm³~1×10<sup>24</sup>個/cm³であるチャネル領域を形成し、且つ、ドーパントの活性化アニールを二段階で行なったことを特徴とする薄膜半導体装置の製造方法。

## [実施例]・・

第1図(a)~(e)は、本発明の実施例における薄膜半導体装置の製造工程図の一例である。 この第1図においては、薄膜半導体案子としてT FTを形成する場合を例示している。

まず、石英基板上100にブラズマCVD法 (PCVD法)により、実性a-Si得額を約8 00~1500人積層する。 このとき鉄等膜中に 含まれる不純物総計濃度は1×10<sup>17</sup>個/cm<sup>3</sup>~1 × 1 0 <sup>19</sup>個/cm<sup>3</sup>程度である(6×10 <sup>18</sup>個/cm<sup>3</sup> 以下で特に望ましい)。成膜方法はPCVD法に 限定されるものではなく、 不純物総計濃度を限定 したところが重要である。 該 a - S i 薄膜の積層 工程に於いては、PCVD法以外にLPCVD法、 μ波プラズマCVD法、スパッタ法などを用いて もよいし、また、真性Po1y-Si(若しくは p型poly~Si、若しくはn型poly-S i) 薄膜中へSiイオンインプランテーションを 行うなどしてもよい。 本実施例では、PCVD法 の場合を説明する。PCVD法では、a-Si穿 腰の成膜ガスとしてSiH 4及びH 2ガスを用いた。 該a-Si薄膜の成膜条件は、 基板温度180~ 250℃、真空槽内压(以下内压)0.8 Tor rで、 局波数 1 3. 5 6 M H z の R F 電源を用い た。また、SiH4、H2の液量比は [SiH4] /

[H2]=1/6となるように設定した。 但し、成 膜条件はこれに限定されるものではない。 この a - Si薄膜をTFTの半導体領域101にパタニ ングした後、 固相成長法またはアニールなどの手 段により大粒径化する(第1図(m))。 この場 合、 大粒笹化の後にパタニングしてもよい。 また、 大粒径化により、彼a-Si薄膜は多糖品薄膜化 (poly-Si薄膜化)する。以下に大粒径化 のアニールの方法を示す。 アニールは、第一のア ニールと、 第二のアニールとからなり、 両アニー ルとも不活性ガスを用いて行う。本実施例では阿 アニールとも不活性ガスとしてNaを用いたが不活 性ガスはこれに限定されるものではない。 まず、 アニールに際してはアニール炉の子熱は最低限に 抑え低温挿入を行う。 大量生態に於いては、 速貌 工程となるため虚前パッチの余熱が残っているこ とも考えられるが、 この場合でも一旦炉を冷やし て低温挿入する方が望ましい。 第一のアニールは、 ■ - S 主 得膜が大気中に取り出された場合酸素等 を吸着し、以って該穿膜の膜質低下をもたらすこ

とを防止することを主たる目的として行う。 a-S1薄膜の成膜後のアニール工程は連続工程則ち 真空槽をプレイクせずに塞索ガスを導入しそのま ま然処理する工程であることが望ましく、 その場 合第一のアニールは省くこともできる。 第一のア ニールは熱処理温度300℃以上が望ましく、 4 00~500℃で特に大きな効果が得られた。 尚、 該薄膜の鍛密化のみを目的とするならば熱処理温 皮300℃未満でも効果がある。 第二のアニール は、amSi痔腹を大粒径化することを目的とし て行う。第二のアニールは熱処理温度550~6 50℃で数時間~72時間行ったが、 特に40時 間以上で望ましい効果が得られた。 第二のアニー ルによって、水素の脱離と結晶成長が起こり、 1 ~3 µm (4 0時間以上で2~3 µm) の大粒径 のpoly‐Si薄膜が形成される。 尚、 質アニ ールとも、アニール前の温度から設定アニール温 度に達するまでの昇温速度を毎分20deg. よ りも選くして行う(毎分5deg. よりも悪くす ると特に望ましい)。その理由とするところは、

前記界温速度よりも速く所定のアニール温度まで 昇温すると、特に300℃を越えてから顕著な斑 食であるが、 a — S i 薄膜中に欠陥を生じ易くな り、 延いては該薄膜の剝離を来す事もあるからで ある。 尚、 第二のアニールは以下これを固相成長 アニールと呼ぶ。このとき、得られたPo1y-S 主 薄膜の結晶粒径の大きさは1 μ m ~ 3 μ m 程 度であり、 中には数μm程度まで成長した結晶粒 もある。また結晶部分の総和が該薄膜に占める体 積比(以下結晶体積比)は90%を越える。 ここ まで結晶粒の成長が進むのは、 a-Si蕁膜成膜 時の不純物総計温度が1×10<sup>17</sup>~.1×10<sup>19</sup>個 /cm<sup>3</sup> ( 8 × 1 0 <sup>18</sup>個/cm<sup>3</sup>以下で特に望ましい) と低いためである。 核液皮が1×1,0 19個/cm3を 越える従来のLPCVD法などによる成膜では結 品粒径は1μm程度までしか成長せず、 結晶体積 比も70~80%で頭打ちとなっている。 また固 相成長アニールによる大粒径化に要する時間も、 結晶体積比60%の点で比較して、 後者従来法で は30~40時間と長かったのに対し、前者本発

明では12~18時間と、飛躍的な工程時間の短 縮ができる。尚、不純物総計遺皮を小さくするた めには、 前記a-Si薄膜を成膜する真空槽を、 到達真空度4×10-7Torr~1×10-5To rr (2×10<sup>-6</sup>Torr以下が特に望ましい) 程度まで真空化する。この真空化は、a-Si猡 膜中の不純物総計道度を減少させる上で特に重要 な要素の一つである。また、結晶粒の成長を阻害 する要因として最も大きぐ寄与する元素は酸素で あるが、酸素だけの不純物濃度を前記不純物総計 遺皮まで減少させても、炭素の不統物濃皮及び窯 素の不純物温度が合わせて1×10 19個/cm3を越 えていると従来のLPCVD法などによる成膜の 場合と同程度の結晶粒径・結晶体積比にしかなら ない。即ち、酸素・炭素・窒素の不純物温度はパ ラパラにではなく、 総計として制限することが重 要である。但し、炭素・窒素が不純物として混入 した場合は、酸素が不能物として混入した場合に 比べて、 後に述べるオフ電流の二段階活性化アニ ールによる回復が若干良い。また、成膜ガスの純

皮若しくは成膜ガス及びドーピングガスの純度を 上げると、 更に不純物総計温度は減少し、 更に大 粒径のpoly~Si薄膜を得ることが出来る。 続いて、 無酸化を行いpoly~Si毎膜上にゲ - ト絶縁膜であるSiO2102を約300~50 O 人形成する(第1図(b))。 ここでは、 熱酸 化以外にスパッタ法を用いてもよい。 また、ゲー ト絶縁膜の材料としてはSiО₂に限らず窒化シリ コンモの他の絶縁性シリコン化合物でもよい。 次 に第1回 (c)に示すようにゲート電極103を 形成する。 彼ゲート電極材料としては、一般的に 多結晶シリコンが用いられている。 該多結晶シリ コン層の形成方法としては、被圧CVD法で多結 晶シリコン層を形成し、 PClOs等を用いた熱拡 数法により、 ntpoly-Siを形成する方法、 プラズマCVD法等で、例えば前記a-Si菩展 と成譲条件を同じようにして、B(ポロン)若し くはP(燐)をドーパントとしてドープした非晶 質シリコン層を形成し、550℃~650℃程度 の固相成長アニールを2時間~70時間程度行い、

技非品質シリコン層を多結晶化することで、 p \* p oly-Si若しくはn'poly-Siを形成す る(以下これを固相成長アニール法と呼ぶ)等の 方法がある。特に固相成長アニール法を用いてゲ ート電極を形成した場合には、 結晶粒径 1 ~ 2 μ m以上の結晶粒を含む大粒径の多結晶シリコンが 形成できるため、熱拡散法を用いた場合よりも低 抵抗の多結晶シリコンゲート電極を得ることが出 来ると言う利点がある。 更にゲート 電極としてp \*poly-Siを用いた場合は、チャネルイオン インプランテーション工程を省くことが出来ると 貫う利点があるが、 詳細は後述する。 尚、 固相成 長アニール法を用いる場合には、 ゲート電極のパ タニングの後に固相成長アニールを行なっても良 いし、固相成長アニールの後にゲート電極のパタ ニングをしてもよい。統いて該ゲート電極103 をマスクとしてドーパントをイオン往入して、半 導体領域101にソース領域104及びドレイン 領域105及びチャネル領域106を形成する。 前紀ドーパントとしては、P(燐)、AS(砒素)、 またはB(ボロン)等が用いられている。 次に第1図(d)に示すように磨闘絶縁度107を積層する。 続いて、前記ソース領域104内及びドレイン領域105内のドーパント活性化と、前記暦レイン領域107の級密化の目的で、600℃~1000℃程度の無処理(以下活性化アニール)を行なう。 続いて、第1回(に示すように領域104及びドレイン領域105の引き出し電板108及び109を形成してTFTは完成する。

ところで、このようにして得られたTFTのオフ電流特性を調べてみると、 a-S 1 薄膜成膜時に該薄膜に含まれる不純物総計温度が $1\times10^{19}$   $\sim1\times10^{29}$ 個/  $cm^3$ 程度である従来のTFT(以下従来TFT)のオフ電流(トランジスタサイズ  $L/W=5~\mu$ m $/10~\mu$ mのpchで $1\sim3\times10^{-11}$ A、  $L/W=6~\mu$ m $/10~\mu$ mのnchで1  $\sim4\times10^{-19}$ A程度)と比較して、 前記不純物温度が  $1\times10^{17}$ ~ $1\times10^{19}$ 個/  $cm^3$ のTFT(以下低不純物温度TFT)では、 pchで $1/3\sim$ 

1/5、nchで1/8~1/20にまで減少し ていることが分かった。また、従来TFTであっ ても、オフ電流を減少させる方法も同時に分かっ た。その方法とは、活性化アニールを2回に分け て行なうことである(以下二段階活性化アニール)。 1回目の活性化アニールは窒素雰囲気中で600 ~ 8 0 0 ℃の温度範囲で 2 ~ 2 0 時間、 2 回目の 活性化アニールは同じく窒素雰囲気中で850~ 1050℃の温度範囲で20分~1時間行なった。 その結果オフ電流は、1回で活性化アニールを行 なった従来TFTの場合に比べて、pchで1/ 2~1/4、nchで1/3~1/10にまで被 少した。即ち、従来TFTの場合には低不純物濃 皮TFTの場合に比べて効果はやや小さいものの、 不純物総計濃度が高くとも二段階活性化アニール を行うことによってオフ電流を低減できるという 点で大きな効果がある。また、不純物総計温度が 1×10<sup>20</sup>個/cm<sup>3</sup>を越える場合でも、二段階活性 化アニールの効果はあるが、 その効果は做々たる ものになる。

1/15、nchで1/25~1/100にまで減少した。但し、低不純物濃度TFTの場合は、もともと前記不純物総計濃度が低いため、二段階活性化アニールの効果はそれほど顕著には現われていない。

ここで従来TFTのオフ電流発生の機構としては、 次の2つの要因が考えられる。

① 不純物の存在により、 固相成長が阻害され、 チャネル領域の未結晶部分に多数の電子 – 正孔対 発生単位ができてしまった。

② 不純物の存在が電子一正孔対の発生に直接寄与している。

もしばしば起こる。本発明のp型polyーSi 解膜となったp型a-Si 裸膜のパタニングによるゲート電極を用いれば、nチャネルTFTばか りでなくpチャネルTFTに於いてもスレッシュ ホールド電圧のずれ込みは起こらないのでチャネ ル処理工程を省くことが出来、且つ特性の良いT FTを得ることが出来る。

#### [発明の効果]

本発明の存膜半導体装置及びその製造方法によれば、結晶粒径が大きく結晶粒界界面に不純物を捕獲しにくいる主導膜を成譲することが出来る。

そして、本発明の存該半導体装置及びその製造 方法によれば、良好な特性を持つ半導体装置を従 来の工程よりも容易に製造できるので、歩留りの 向上も速成できる。

### 4. 図面の簡単な説明

第1図(a)~(e)は本発明の実施例に於ける薄膜半導体装置の製造工程図の一例である。

## 100 --- 石灰基板

## 特別平4-186635(6)

- 101 --- -- 半導体領域
- 102……ゲート絶縁膜
- 103……ゲート電極
- 1 0 4 … … ソース領域
- 105……ドレイン領域
- 1 0 6 … … チャネル領域 1 0 7 … … 層間絶縁膜
- 108・109-----引き出し電極

L L

出版人 セイコーエブソン株式会社 代理人弁理士 鈴木喜三郎(他1名)

